LOGIKA MESIN - Gunadarma

LOGIKA MESIN1

PENDAHULUANzzzzzData dan instruksi ditransmisikan diantara berbagai bagianprosesor atau diantara prosesor dan periperal dgn menggunakanPULSE TRAIN.Berbagai tugas dijalankan dgn cara menyampaikan pulse trainmelalui switch-switch elektronik yg disebut GATES.GATESTiap gates adalah sirkuit elektronis yg mungkin mempunyaiketentuan utk menerima atau mengirimkan beberapa pulsasekaligusTiap gates bisa dianggap sebagai kotak hitam yg mengontrolarus pulsa dgn cara tertentu.Tiap gates biasanya ,menjalankan beberapa fungsi sederhanamisalnya AND, OR, NOT, dan karena itu gate sering disebutELEMEN LOGIKA.2

LATAR BELAKANGzDalam komputer modern sejumlah besar komponen dibuat dari bagiankecil bahan semi konduktor yg disebut chip silikon. Satu chip berisibeberapa komponen, dan karena sifatnya yg elektronis dapat dianggapsebagai SIRKUIT TERPADU (IC)zChip dapat diklasifikasikan menurut ukurannya :zSmall scale integration (SSI): berisi paling banyak 10 gatezMedium scale integration (MSI): berisi antara 10 & 100 gatezLarge scale integration (LSI): berisi antara 100 & 100.000 gatezVery large scale integration (VLSI): berisi lebih dari 100.000 gate3

DIAGRAM LOGIKAzDalam diagram logika gate direpresentasikan dgn simbol, daninput dan output direpresentasikan dgn garis panah yg dilabeli dgnhuruf.Tabel simbol logikaOperatorOperasiANDX .YORX YNOTXSimbol4

MEMECAHKAN MASALAH DALAMDESAIN LOGIKAzDalam merancang sirkuit logika tujuannya adalah utk mengurangijumlah gate yg digunakan, sehingga akan mengurangi biaya.zLangkah dalam pemecahan :a. Deskripsikan masalah yg telah ditetapkan dgn baikb. Pilih simbol utk merepresentasikan input dan outputc. Buat tabel kebenaran menurut simbold. Buat pernyataan logis dari tabel kebenaran yg memberi variabeloutput berdasarkan variabel inpute. Sederhanakan pernyataan output dgn peta karnaugh atau aljabarf. Buat diagram logika utk output yg disederhanakan.5

Contoh :Q A.B A.B A.BPENYELESAIAN : KarnaughABAABAB AB ABBABAB6

AljabarikQ A.B A.B A.B A.( B B ) B.( A A) A BABAA B7

PENAMBAHAN 2 BIT4 penambahan yg mungkin direpresentasikan dalam tabelkebenaran, 2 inputnya X dan Y, dan outputnya S utk SUM dan C utkCARRY.X0011Y0101SUM S0110CARRY C0001Dari tabel dapat dilihat :C X .Y dan S X .Y X .Y8

HALF ADDERgate dapat dikombinasikan utk menghasilkan perangkat yg memberioutput SUM maupun CARRY, perangkat ini disebut HALF ADDERXX YX .YYX .Y .( X Y )C X .Y9

ADDER (FULL ADDER)dapat menangani carry yg berasal dari SUM 2 bit sebelumnya danmempunyai 3 01C00010111Tabel kebenaran disampingmendefinisikan operasi ADDERInputnya adalah X,Y danCARRY nya berasal dari SUM Psebelumnya. Outputnya adalahS utk SUM dan C utk CARRY10

ADDER (FULL ADDER)S P . X .Y P . X .Y P . X .Y P . X .YS P .( X .Y X .Y ) P .( X .Y X .Y )C P. X .Y P. X .Y P. X .Y P. X .YC X .Y .( P P ) P.( X .Y X .Y ) X .Y P.( X .Y X .Y )XYPX YXY X YP( X Y X Y )C XY P( XY X Y )S P( X Y X Y ) P( X Y X Y )11

PENAMBAHAN PARALEL & SERIALPENAMBAHAN PARALELkolom-kolom ditambahkan sisi demi sisi sekaligus12

PENAMBAHAN PARALEL & SERIALPENAMBAHAN SERIALkolomnya ditambahkan sekali tiap waktu carry-nya disanggadulu dan digunakan dalam penambahan kolom berikutnya13

REGISTERdata yg diinputkan ke adder harus disangga dalam registeryg tepata. Dalam register paralel semua bit dari register ke adderparalel secara serentakb. Dalam register serial semua bit dari register diterapkanke adder serial sekaligus tiap waktu. Bit yg tersisa dalamregister digeser ke ujung tiap kali sampai ia di outputkan14

ADDER SERIALa. Satu full adder, menerima pasangan bit x,Y dari 2register serial yg dimulai dgn the least significantb. Penyimpanan delay,delay penyimpanan biner yg menyanggabit carry sampai diperlukan utk penambahan berikutnya.Penyimpanan di set ke nol sebelum penambahanpertama15

KOMPARATORExclusive OR dan ekuivalensi merupakan contoh komparator (XOR)X0011Y0101XΞY0110X0011Y0101XΞY100116

METODE NAND & NOROPERATOR OPERASI SIMBOLNANDNORTABEL KEBENARANX .YX YX. YX Y00110011010101011110100017

REPRESENTASI AND-OR-NOT dari NAND dan NORNAND ÆNOR ÆXX .YYXYX YX .YX Y18

REPRESENTASI NAND & NOR STANDARa. NOTXXb. AND1. dengan NANDXYX .YX .Y19

REPRESENTASI NAND & NOR STANDAR2. dengan NOR ÆXX .Y X YXX YYY20

REPRESENTASI NAND & NOR STANDARc. OR1. dengan NORXX YYX Y2. dengan NAND Æ X Y X .YXXX .YYY21

FLIP-FLOP (BISTABLE MULTIVIBRATOR /BISTABLE) DAN LATCHFlip-flop adalah perangkat 2 state, mempunyai 2 statepengoperasian stabil yg bersesuaian dgn 0 dan 1 biner.LATCHFlip flop yg state-state output tergantung pada tingkatsinyal input (0 atau 1).EDGE-TRIGERRED FLIP-FLOPFlip flop yg state-state output tergantung pada transisidalam tingkatan (0 ke 1 atau 1 ke 0)22

FLIP-FLOP (BISTABLE MULTIVIBRATOR /BISTABLE) DAN LATCHJenis flip-flop yg umum adalah flip flop set reset yg mempunyai 2input dimana yg satu memuat 1 (set) yg satunya membuat output 0(reset)T23

ALU & CONTROLALU terbentuk dari sejumlah besar kombinasi gate, namun biasanyadirancang secara menyeluruh agar dapat bekerja secara lebih efisienRepresentasi diagramatis biasa utk ALUaccumulatorregisterkontrolstatus24

PENGKODEAN & PENDEKODEANInput0 1 21 0 00 1 00 0 10 0 00 0 00 0 00 0 00 0 00 0 00 0 00010080000000010900000000011 HIGH SIGNALOutputWX000000000101010110100 LOW SIGNALY0011001100Z010101010125

InputW00001111Y00110011Z01010101Input0 1 21 0 00 1 00 0 10 0 00 0 00 0 00 0 00 0 030001000040000100050000010060000001070000000126

zPengkodean melibatkan pengkonversian satu sinyal sari satu set kedalam kelompok sinyal dari set lain. Perangkat yg menjalankantugas ini adalah ENCODERcontoh : perangkat keyboardzzPendekodean adalah operasi yg berlawanan dari pengkodean danperangkat yg menjalankan tugas ini disebut DECODER.DECODERJika n wire yg disambungkan, maka menjulur 2n,maka hanya satuyg akan berupa logika 1ENCODERDECODER27

INTERFACINGInterface standar adalah spesifikasi sinyal-sinyal logika, koneksielektris dan aturan logika dari bagian interface prosesor. Interfaceadalah bagian dari hardware yg mengkonversi ke salah satu sisinyatempat interface standar, sedang prosesornya dikoneksikan ke sisiinterface yg satunyaPengkonversian dapat dilakukan dgn mengambil alih bagian dariperkerjaan pengontrolan perangkat, tempat dimana interfacedikoneksikan interfacing memberikan fleksibilitas dan meningkatkanefisiensi.28

INTERFACINGChip-chip yg umum digunakan :zUART – universal asynchronous receiver transmitterMenangani komunikasi dua arah antara komputer dgn perangkatserialzUSART - universal synchronous asynchronous receiver transmitterMenangani pentransmisian blok data secara sinkron antaraperangkat dan komputerzPIO – parallel input/outputmenangani I/O antara komputer dan perangkat dan menerima datasecara paralel29

MULTIPLEXERmekanisme seleksi utk menseleksi arus data dan instruksi didalam komputer modern0100100001010011Input from device BInput from device AMULTIPLEXERSelectionSignal0 device A1 device B0100100030

LOGIKA KOMBINASIONAL &BERANGKAIzGate logika kombinasionalmempunyai output yg sepenuhnya ditetapkan olehkombinasi input.contoh : gate AND,OR,NOTzGate logika berangkaioutputnya tidak hanya bergantung pada kombinasi inputnamun juga pada rangkaian tempat terjadinya outputcontoh : flip-flop31

TINJAUAN SEDERHANA TERHADAPSISTEM BERDASARKAN MIKROKOMPUTERzdalam sistem mikroprosesor 16 bit, alamat akanmempunyai lebar 24 bit, namun pada mikroprosesor yglebih modern bus data internalnya akan selebar 32 bit utkmencocokkan diri dgn ukuran register internalzdalam mikroprosesor 8 bit biasa, bus alamat akanmempunyai luas 16 bit dan bus datanya hanya 8 bit.Register internal biasanya mempunyai luas 8 bit kecualiMAR dan PC(SCR) yg mempunyai luas 16 bit32

PENGORGANISASIAN MEMORYzMikroprosesor 1 bit biasa mempunyai ukuran memorymaksimum teoritis yg cukup besar, hingga tidakmenimbulkan kendala prakstiszMikroprosesor 8 bit akan mempunyai ukuran memorymaksimum 64 K word (65,36 lokasi memory) yg masingmasing akan direpresentasikan oleh salah satu dari 64 Kkode33

MICROCODE MACHINEzDimulai pada point ketika pada tingkat konvensional mesin, instruksiberikutnya yg akan di eksekusi baru saja dimuatkan ke dalam IR(CIR). Bagian instruksi yg fungsinya menetapkan operasi yg akandijalankan yg disebut function code atau op code di decode utkmemperoleh alamat awalzMultiplexer menyampaikan alamat ke MSCRzInstruksi microcode berikutnya yg disangga pada alamat yg ditetapkandalam MSCR dimuatkan ke dalam MMDRzTiap instruksi microcode menyangga kombinasi sinyal-sinyal kontroltertentu. Ketika MCIR menerima suatu pulsa maka sinyal-sinyal iniakan ditransmisikanzDi dalam MICR terdapat alamat utk instruksi microcode berikutnyazInstruksi microcode akan dieksekusi secara berangkai menurut isiMSCR yg sedang dinaikkan sebesar 1 dan sedang dimuatkan kedalam MSCR melalui multiplexer.34

FLIP-FLOP (BISTABLE MULTIVIBRATOR / BISTABLE) DAN LATCH Flip-flop adalah perangkat 2 state, mempunyai 2 state pengoperasian stabil yg bersesuaian dgn 0 dan 1 biner. LATCH Flip flop yg state-state output tergantung pada tingkat sinyal input (0 atau 1). EDGE-TRIGERRED FLIP-FLOP Flip flop yg state-state output tergantung pada transisi