RM0008 Reference Manual - Keil
RM0008Reference manualSTM32F101xx, STM32F102xx, STM32F103xx, STM32F105xxand STM32F107xx advanced ARM-based 32-bit MCUsIntroductionThis reference manual targets application developers. It provides complete information onhow to use the STM32F101xx, STM32F102xx, STM32F103xx andSTM32F105xx/STM32F107xx microcontroller memory and peripherals. The STM32F101xx,STM32F102xx, STM32F103xx and STM32F105xx/STM32F107xx will be referred to asSTM32F10xxx throughout the document, unless otherwise specified.The STM32F10xxx is a family of microcontrollers with different memory sizes, packages andperipherals.For ordering information, mechanical and electrical device characteristics please refer to thelow-, medium- and high-density STM32F101xx and STM32F103xx datasheets, to the lowand medium-density STM32F102xx datasheets and to the STM32F105xx/STM32F107xxconnectivity line datasheet.For information on programming, erasing and protection of the internal Flash memoryplease refer to the STM32F10xxx Flash programming manual.For information on the ARM Cortex -M3 core, please refer to the Cortex -M3 TechnicalReference Manual.Related documentsAvailable from www.arm.com: Cortex -M3 Technical Reference Manual, available doc.ddi0337e/DDI0337E cortex m3 r1p1 trm.pdfAvailable from www.st.com: STM32F101xx STM32F103xx datasheets STM32F10xxx Flash programming manualJune 2009Doc ID 13902 Rev 91/995www.st.com
ContentsRM0008Contents12Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371.1List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371.2Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371.3Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382.1System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382.2Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 402.3Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 412.434Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422.3.2Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 432.3.3Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48CRC calculation unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 503.1CRC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 503.2CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 503.3CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513.4CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513.4.1Data register (CRC DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513.4.2Independent data register (CRC IDR) . . . . . . . . . . . . . . . . . . . . . . . . . 523.4.3Control register (CRC CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523.4.4CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534.14.24.32/9952.3.1Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534.1.1Independent A/D converter supply and reference voltage . . . . . . . . . . . 544.1.2Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544.1.3Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554.2.1Power on reset (POR)/power down reset (PDR) . . . . . . . . . . . . . . . . . . 554.2.2Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 56Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57Doc ID 13902 Rev 9
RM0008Contents4.45Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 574.3.2Peripheral clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 584.3.3Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 584.3.4Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594.3.5Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 604.3.6Auto-wakeup (AWU) from low-power mode . . . . . . . . . . . . . . . . . . . . . . 62Power control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624.4.1Power control register (PWR CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624.4.2Power control/status register (PWR CSR) . . . . . . . . . . . . . . . . . . . . . . 644.4.3PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65Backup registers (BKP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665.1BKP introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665.2BKP main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665.3BKP functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 675.464.3.15.3.1Tamper detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 675.3.2RTC calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67BKP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685.4.1Backup data register x (BKP DRx) (x 1 .42) . . . . . . . . . . . . . . . . . . . 685.4.2RTC clock calibration register (BKP RTCCR) . . . . . . . . . . . . . . . . . . . . 685.4.3Backup control register (BKP CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 695.4.4Backup control/status register (BKP CSR) . . . . . . . . . . . . . . . . . . . . . . 695.4.5BKP register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70Low-, medium- and high-density reset and clock control (RCC) . . . . 746.16.2Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 746.1.1System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 746.1.2Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 756.1.3Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 766.2.1HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786.2.2HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796.2.3PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796.2.4LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 806.2.5LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 806.2.6System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81Doc ID 13902 Rev 93/995
ContentsRM00086.37Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816.2.8RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816.2.9Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 826.2.10Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 826.3.1Clock control register (RCC CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 836.3.2Clock configuration register (RCC CFGR) . . . . . . . . . . . . . . . . . . . . . . 846.3.3Clock interrupt register (RCC CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 876.3.4APB2 peripheral reset register (RCC APB2RSTR) . . . . . . . . . . . . . . . 896.3.5APB1 peripheral reset register (RCC APB1RSTR) . . . . . . . . . . . . . . . 916.3.6AHB peripheral clock enable register (RCC AHBENR) . . . . . . . . . . . . 936.3.7APB2 peripheral clock enable register (RCC APB2ENR) . . . . . . . . . . . 956.3.8APB1 peripheral clock enable register (RCC APB1ENR) . . . . . . . . . . . 976.3.9Backup domain control register (RCC BDCR) . . . . . . . . . . . . . . . . . . . 996.3.10Control/status register (RCC CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1016.3.11RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102Connectivity line devices: reset and clock control (RCC) . . . . . . . . . 1047.17.27.34/9956.2.7Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047.1.1System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047.1.2Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1057.1.3Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1067.2.1HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1087.2.2HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1097.2.3PLLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1107.2.4LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1107.2.5LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1117.2.6System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1117.2.7Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1127.2.8RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1127.2.9Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1127.2.10Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1137.3.1Clock control register (RCC CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1137.3.2Clock configuration register (RCC CFGR) . . . . . . . . . . . . . . . . . . . . . 1157.3.3Clock interrupt register (RCC CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 118Doc ID 13902 Rev 9
RM00088Contents7.3.4APB2 peripheral reset register (RCC APB2RSTR) . . . . . . . . . . . . . . 1217.3.5APB1 peripheral reset register (RCC APB1RSTR) . . . . . . . . . . . . . . 1227.3.6AHB Peripheral Clock enable register (RCC AHBENR) . . . . . . . . . . . 1257.3.7APB2 peripheral clock enable register (RCC APB2ENR) . . . . . . . . . . 1267.3.8APB1 peripheral clock enable register (RCC APB1ENR) . . . . . . . . . . 1287.3.9Backup domain control register (RCC BDCR) . . . . . . . . . . . . . . . . . . 1307.3.10Control/status register (RCC CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1327.3.11AHB peripheral clock reset register (RCC AHBRSTR) . . . . . . . . . . . . 1337.3.12Clock configuration register2 (RCC CFGR2) . . . . . . . . . . . . . . . . . . . 1347.3.13RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136General-purpose and alternate-function I/Os (GPIOs and AFIOs) . . 1388.18.28.3GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1388.1.1General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1408.1.2Atomic bit set or reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1408.1.3External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1418.1.4Alternate functions (AF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1418.1.5Software remapping of I/O alternate functions . . . . . . . . . . . . . . . . . . 1418.1.6GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1418.1.7Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1428.1.8Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1428.1.9Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1438.1.10Analog input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1448.1.11Peripherals’ GPIO configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1488.2.1Port configuration register low (GPIOx CRL) (x A.G) . . . . . . . . . . . . 1488.2.2Port configuration register high (GPIOx CRH) (x A.G) . . . . . . . . . . . 1498.2.3Port input data register (GPIOx IDR) (x A.G) . . . . . . . . . . . . . . . . . . 1498.2.4Port output data register (GPIOx ODR) (x A.G) . . . . . . . . . . . . . . . . 1508.2.5Port bit set/reset register (GPIOx BSRR) (x A.G) . . . . . . . . . . . . . . . 1508.2.6Port bit reset register (GPIOx BRR) (x A.G) . . . . . . . . . . . . . . . . . . . 1518.2.7Port configuration lock register (GPIOx LCKR) (x A.G) . . . . . . . . . . 151Alternate function I/O and debug configuration (AFIO) . . . . . . . . . . . . . 1528.3.1Using OSC32 IN/OSC32 OUT pins as GPIO ports PC14/PC15 . . . . 1528.3.2Using OSC IN/OSC OUT pins as GPIO ports PD0/PD1 . . . . . . . . . . 1528.3.3CAN1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1538.3.4CAN2 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 153Doc ID 13902 Rev 95/995
ContentsRM00088.48.599.29.36/995JTAG/SWD alternate function remapping . . . . . . . . . . . . . . . . . . . . . . 1538.3.6ADC alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1548.3.7Timer alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1558.3.8USART Alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . 1568.3.9I2C1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1578.3.10SPI1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1578.3.11SPI3 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1578.3.12Ethernet alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . 158AFIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1588.4.1Event control register (AFIO EVCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1588.4.2AF remap and debug I/O configuration register (AFIO MAPR) . . . . . . 1598.4.3External interrupt configuration register 1 (AFIO EXTICR1) . . . . . . . . 1658.4.4External interrupt configuration register 2 (AFIO EXTICR2) . . . . . . . . 1658.4.5External interrupt configuration register 3 (AFIO EXTICR3) . . . . . . . . 1668.4.6External interrupt configuration register 4 (AFIO EXTICR4) . . . . . . . . 166GPIO and AFIO register maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1699.1108.3.5Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 1699.1.1SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1699.1.2Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . 1749.2.1Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1759.2.2Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1759.2.3Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1759.2.4Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1769.2.5External interrupt/event line mapping . . . . . . . . . . . . . . . . . . . . . . . . . 176EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1789.3.1Interrupt mask register (EXTI IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1789.3.2Event mask register (EXTI EMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1789.3.3Rising trigger selection register (EXTI RTSR) . . . . . . . . . . . . . . . . . . 1799.3.4Falling trigger selection register (EXTI FTSR) . . . . . . . . . . . . . . . . . . 1799.3.5Software interrupt event register (EXTI SWIER) . . . . . . . . . . . . . . . . . 1809.3.6Pending register (EXTI PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1809.3.7EXTI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182Doc ID 13902 Rev 9
RM0008Contents10.1DMA introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18210.2DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18210.3DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18310.41110.3.1DMA transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18310.3.2Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18410.3.3DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18410.3.4Programmable data width, data alignment and endians . . . . . . . . . . . 18610.3.5Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18710.3.6Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18710.3.7DMA request mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19110.4.1DMA interrupt status register (DMA ISR) . . . . . . . . . . . . . . . . . . . . . . 19110.4.2DMA interrupt flag clear register (DMA IFCR) . . . . . . . . . . . . . . . . . . 19210.4.3DMA channel x configuration r
RM0008 Contents Doc ID 13902 Rev 9 3/995 4.3.1 Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
the embedded microcontroller architectures that are supported. Tools developed by Keil endorse the most popular microcontrollers and are distributed in several packages and configurations, dependent on the architecture. MDK-ARM
communication challenges of embedded systems based on ARM processor-based microcontroller devices. Using This Book This book comes with a number of practical exercises that demonstrate the key operating principles of the RL-ARM. To use the exercises you will need to have both the Keil Microcontroller
Getting started with nRF5 SDK and Keil (nRF51 & nRF52 Series) (this document) Check out the Nordic DevZone for additional setup information and help. 1159720_165 v1.2 4. 2 Minimum requirements Ensure that you have all the required hardware and that your computer fulfills the software requirements.
programmation que nous avons choisi pour illustrer nos . exemples et l'environnement . Keil. Cet environnement extrêmement puissant présente une plateforme logicielle . complète pour la programmation des microcontrôleurs. L'environnement Keil intègre un . débogueur avec µVision. Il peut être utilisé en mode simulateur ou moniteur .
The Getting Started manual, the User’s Guide, and the Reference manuals cross-reference each other. [R] regress [D] reshape [XT] xtreg The first is a reference to the regressentry in the Base Reference Manual, the second is a reference to the reshapeentry in the Data Management Reference Manual, and the third is a reference to the
ARMv7-M Architecture Reference Manual (ARM DDI 0403) . ID070610 Non-Confidential Technical Reference Manual The Technical Reference Manual ETM-M4 Technical Reference Manual
The EFM32 MCUs are the world’s most energy friendly microcontrollers. With a unique combination of the powerful 32-bit ARM Cortex-M3, innovative low energy techniques, short wake-up time from energy saving modes, and a wide selection of pe
Analog-rich MCUs for mixed-signal applications Large portfolio available from NOW! 32.512KB Flash memory 32.128-pin packages Performance 170MHz Cortex-M4 coupled with 3x accelerators Rich and Advanced Integrated Analog ADC, DAC, Op-Amp, Comp. Safety and security focus
