Low-, Medium- And High-density STM32F101xx, STM32F102xx .
RM0008Reference manualLow-, medium- and high-density STM32F101xx, STM32F102xxand STM32F103xx advanced ARM-based 32-bit MCUsIntroductionThis reference manual targets application developers. It provides complete information onhow to use the low-, medium- and high-density STM32F101xx, STM32F102xx andSTM32F103xx microcontroller memory and peripherals. The low-, medium- and highdensity STM32F101xx, STM32F102xx and STM32F103xx will be referred to asSTM32F10xxx throughout the document, unless otherwise specified.The STM32F10xxx is a family of microcontrollers with different memory sizes, packages andperipherals.For ordering information, mechanical and electrical device characteristics please refer to thelow-, medium- and high-density STM32F101xx and STM32F103xx datasheets and to thelow- and medium-density STM32F102xx datasheets.For information on programming, erasing and protection of the internal Flash memoryplease refer to the STM32F10xxx Flash programming manual.For information on the ARM Cortex -M3 core, please refer to the Cortex -M3 TechnicalReference Manual.Related documentsAvailable from www.arm.com: Cortex -M3 Technical Reference Manual, available doc.ddi0337e/DDI0337E cortex m3 r1p1 trm.pdfAvailable from www.st.com: STM32F101xx STM32F103xx datasheets STM32F10xxx Flash programming manualFebruary 2009Rev 81/682www.st.com
ContentsRM0008Contents12Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321.1List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321.2Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321.3Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332.1System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332.2Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342.3Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 352.434Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362.3.2Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362.3.3Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41CRC calculation unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423.1CRC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423.2CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423.3CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433.4CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433.4.1Data register (CRC DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433.4.2Independent data register (CRC IDR) . . . . . . . . . . . . . . . . . . . . . . . . . 443.4.3Control register (CRC CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443.4.4CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454.14.24.32/6822.3.1Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454.1.1Independent A/D converter supply and reference voltage . . . . . . . . . . . 464.1.2Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464.1.3Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474.2.1Power on reset (POR)/power down reset (PDR) . . . . . . . . . . . . . . . . . . 474.2.2Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 48Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
RM0008Contents4.45Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494.3.2Peripheral clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 504.3.3Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 504.3.4Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514.3.5Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524.3.6Auto-wakeup (AWU) from low-power mode . . . . . . . . . . . . . . . . . . . . . . 54Power control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544.4.1Power control register (PWR CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544.4.2Power control/status register (PWR CSR) . . . . . . . . . . . . . . . . . . . . . . 564.4.3PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57Backup registers (BKP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 585.1BKP introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 585.2BKP main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 585.3BKP functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 595.464.3.15.3.1Tamper detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 595.3.2RTC calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59BKP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605.4.1Backup data register x (BKP DRx) (x 1 .42) . . . . . . . . . . . . . . . . . . . 605.4.2RTC clock calibration register (BKP RTCCR) . . . . . . . . . . . . . . . . . . . . 605.4.3Backup control register (BKP CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615.4.4Backup control/status register (BKP CSR) . . . . . . . . . . . . . . . . . . . . . . 625.4.5BKP register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666.16.2Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666.1.1System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666.1.2Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 676.1.3Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 676.2.1HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 696.2.2HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 706.2.3PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 706.2.4LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 716.2.5LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 716.2.6System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723/682
ContentsRM00086.37Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 726.2.8RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 726.2.9Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 736.2.10Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 746.3.1Clock control register (RCC CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 746.3.2Clock configuration register (RCC CFGR) . . . . . . . . . . . . . . . . . . . . . . 756.3.3Clock interrupt register (RCC CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786.3.4APB2 peripheral reset register (RCC APB2RSTR) . . . . . . . . . . . . . . . 806.3.5APB1 peripheral reset register (RCC APB1RSTR) . . . . . . . . . . . . . . . 826.3.6AHB peripheral clock enable register (RCC AHBENR) . . . . . . . . . . . . 846.3.7APB2 peripheral clock enable register (RCC APB2ENR) . . . . . . . . . . . 866.3.8APB1 peripheral clock enable register (RCC APB1ENR) . . . . . . . . . . . 886.3.9Backup domain control register (RCC BDCR) . . . . . . . . . . . . . . . . . . . 906.3.10Control/status register (RCC CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 926.3.11RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93General-purpose and alternate-function I/Os (GPIOs and AFIOs) . . . 957.17.24/6826.2.7GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 957.1.1General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 977.1.2Atomic bit set or reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 977.1.3External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 987.1.4Alternate functions (AF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 987.1.5Software remapping of I/O alternate functions . . . . . . . . . . . . . . . . . . . 987.1.6GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 987.1.7Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997.1.8Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997.1.9Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1007.1.10Analog input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027.2.1Port configuration register low (GPIOx CRL) (x A.G) . . . . . . . . . . . . 1027.2.2Port configuration register high (GPIOx CRH) (x A.G) . . . . . . . . . . . 1037.2.3Port input data register (GPIOx IDR) (x A.G) . . . . . . . . . . . . . . . . . . 1037.2.4Port output data register (GPIOx ODR) (x A.G) . . . . . . . . . . . . . . . . 1047.2.5Port bit set/reset register (GPIOx BSRR) (x A.G) . . . . . . . . . . . . . . . 1047.2.6Port bit reset register (GPIOx BRR) (x A.G) . . . . . . . . . . . . . . . . . . . 1057.2.7Port configuration lock register (GPIOx LCKR) (x A.G) . . . . . . . . . . 105
RM0008Contents7.37.47.58Alternate function I/O and debug configuration (AFIO) . . . . . . . . . . . . . 1077.3.1Using OSC32 IN/OSC32 OUT pins as GPIO ports PC14/PC15 . . . . 1077.3.2Using OSC IN/OSC OUT pins as GPIO ports PD0/PD1 . . . . . . . . . . 1077.3.3CAN alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1077.3.4JTAG/SWD alternate function remapping . . . . . . . . . . . . . . . . . . . . . . 1077.3.5ADC alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1097.3.6Timer alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1097.3.7USART Alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . 1117.3.8I2C 1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 1127.3.9SPI 1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 112AFIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1127.4.1Event control register (AFIO EVCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1127.4.2AF remap and debug I/O configuration register (AFIO MAPR) . . . . . . 1137.4.3External interrupt configuration register 1 (AFIO EXTICR1) . . . . . . . . 1167.4.4External interrupt configuration register 2 (AFIO EXTICR2) . . . . . . . . 1167.4.5External interrupt configuration register 3 (AFIO EXTICR3) . . . . . . . . 1177.4.6External interrupt configuration register 4 (AFIO EXTICR4) . . . . . . . . 117GPIO and AFIO register maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1198.18.28.3Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 1198.1.1SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1198.1.2Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . 1228.2.1Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1228.2.2Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1228.2.3Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1238.2.4Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1238.2.5External interrupt/event line mapping . . . . . . . . . . . . . . . . . . . . . . . . . 124EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1268.3.1Interrupt mask register (EXTI IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1268.3.2Event mask register (EXTI EMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1268.3.3Rising trigger selection register (EXTI RTSR) . . . . . . . . . . . . . . . . . . 1278.3.4Falling trigger selection register (EXTI FTSR) . . . . . . . . . . . . . . . . . . 1278.3.5Software interrupt event register (EXTI SWIER) . . . . . . . . . . . . . . . . . 1288.3.6Pending register (EXTI PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1285/682
ContentsRM00088.3.79DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1309.1DMA introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1309.2DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1309.3DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319.410EXTI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1299.3.1DMA transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319.3.2Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1329.3.3DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1329.3.4Programmable data width, data alignment and endians . . . . . . . . . . . 1339.3.5Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359.3.6Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359.3.7DMA request mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1399.4.1DMA interrupt status register (DMA ISR) . . . . . . . . . . . . . . . . . . . . . . 1399.4.2DMA interrupt flag clear register (DMA IFCR) . . . . . . . . . . . . . . . . . . 1409.4.3DMA channel x configuration register (DMA CCRx) (x 1 .7) . . . . . . 1419.4.4DMA channel x number of data register (DMA CNDTRx) (x 1 .7) . 1429.4.5DMA channel x peripheral address register (DMA CPARx) (x 1 .7) 1439.4.6DMA channel x memory address register (DMA CMARx) (x 1 .7) . 1439.4.7DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14610.1ADC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14610.2ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14610.3ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14710.3.1ADC on-off control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14810.3.2ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14810.3.3Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14810.3.4Single conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14910.3.5Continuous conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14910.3.6Timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14910.3.7Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15010.3.8Scan mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15110.3.9Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15110.3.10 Discontinuous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1526/682
RM0008Contents10.4Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15310.5Data alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15310.6Channel-by-channel programmable sample time . . . . . . . . . . . . . . . . . . 15410.7Conversion on external trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15410.8DMA request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15610.9Dual ADC mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15710.9.1Injected simultaneous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15910.9.2Regular simultaneous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15910.9.3Fast interleaved mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16010.9.4Slow interleaved mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16010.9.5Alternate trigger mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16110.9.6Independent mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16210.9.7Combined regular/injected simultaneous mode . . . . . . . . . . . . . . . . . . 16210.9.8Combined regular simultaneous alternate trigger mode . . . . . . . . . . 16210.9.9Combined injected simultaneous interleaved . . . . . . . . . . . . . . . . . . 16310.10 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16410.11 ADC interrup
and STM32F103xx advanced ARM-based 32-bit MCUs Introduction This reference manual targets application developers. It provides complete information on how to use the low-, medium- and high-density STM32F101xx, STM32F102xx and STM32F103xx microcontroller memory and peripherals. The low-, medium- and high-density STM32F101xx, STM32F102xx and STM32F103xx will be referred to as STM32F10xxx .
Apr 20, 2016 · Marine & Freshwater Finfish Aquaculture Low Medium Medium Medium Dams Low Medium Medium Medium Logging & Wood Harvesting (Timber Production) High Medium Medium Oil Spills Medium Medium Medium Medium Marine shellfish aquaculture
Shift Report High Medium Medium Medium Medium High High High Medium High Medium Medium High High Medium Low Medium Medium Try to limit your focus to 10 or fewer competencies each year. Trying to focus on more than that can be confusing and overwhelming to both staff and leaders.
Object Oriented Options - Overview License Costs Low High Medium Maintenance Costs Low High Medium API Exposure Time Late Early Early API Exposure Quantity Low High High Programming Difficulty Easy Hard Medium GUI Capability High Medium High VB 6.0 CAA/RADE Combination. Object Oriented Options - VB 6.0 GUI
these two distinct concepts of density will serve as a basis for understanding the meaning of high density. Hopefully, this chapter will establish the ground for the discussions in later chapters on the design of high-density cities with respect to the timeliest social and environmental issues. Source: Vicky Cheng Figure 1.1 People density
EEMUA 191 Recommended priorities The use of three priority bands within any one type of display is ergonomically effective High – Medium – Low ( sometimes critical) Written rules on priority assignment required. 1000 10000 10000 10 Min. Low Low Medium 3 to 10 Min. Low Medium High 3 Min Medium High High Example: impact
ECE 451 -Jose Schutt‐Aine 8 Transistor Technologies Si Bipolar GaAs MESFET GaAs HBT InP HBT base resistance high - low low transit time high - low low Beta*Early voltage low - high high col-subst capacitance high - low low turn on voltage 0.8 - 1.4 0.3 thermal conductivity high - low medium transconductance 50X 1 50X 50X device matching 1 mV 10 mV 1 mV 1 mV
Sweet potato Low 54 Potato, boiled Medium 56 Potato, new Medium 57 Potato, tinned Medium 61 Beetroot Medium 64 Potato, steamed Medium 65 Potato, mashed Medium 70 Chips High 75 Potato, micro waved High 82 Potato, instant High 83 **
Bereavement counseling includes a broad range of transition services including outreach, counseling, and referral services for family members. There is no cost for VA bereavement counseling. More information is available by contacting the Readjustment Counseling Service at 202-461-6530 or online at the . Vet Center website. Army
