PERANCANGAN RANGKAIAN KOMBINASIONAL
TEKNIK DIGITAL PERANCANGAN RANGKAIAN KOMBINASIONAL Rangkaian logika atau digital dapat dibagi menjadi 2 bagian yaitu:1. Rangkaian Kombinasional, adalah suatu rangkaian logika yang keadaan keluarannyahanya dipengaruhi oleh keadaan masukannya saja.MasukanKeluaranRangkaian Kombinasi2. Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannyadipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu.KeluaranVariabel MasukanRangkaian SekuensialKeadaan sekarangKeadaan selanjutnyaBeberapa rangkaian kombinasional yang biasa digunakan adalah multiplexer,demultiplexer, encoder, decoder, half adder, full adder, half substractor, full substractor,comparator, driver, converter, dan lain-lain.Langkah-langkah dalam perancangan rangkaian kombinasional:1. Penjabaran ide.2. Menentukan jumlah variabel masukan dan keluaran yang dibutuhkan.3. Mengimplementasikan ide ke dalam tabel kebenaran.4. Penyederhanaan fungsi Boolean.5. Implementasikan ke dalam rangkaian logika. Contoh 1: Perancangan pengatur suhu pada suatu ruangan produksi.Langkah 1: Penjabaran ideUntuk menjaga suhu suatu ruangan produksi di suatu industri diperlukan sistem alarm.Kondisi normal temperatur (T) dalam ruangan tersebut adalah 120 C, tekanan (P) 5 atmdan kelembaban (D) 10%. Sistem alarm akan berbunyi bila temperatur 120 C dantekanan 5 atm serta kelembaban 10%, atau 120 C dan tekanan 5 atm sertakelembaban 10%, atau 120 C dan tekanan 5 atm serta kelembaban 10%, atau 120 C dan tekanan 5 atm serta kelembaban 10%. Sistem alarm tersebut digunakanoleh komputer sebagai sinyal masukan untuk mengembalikan kondisi ruangan menjadikondisi normal kembali.Langkah 2: Jumlah variabel masukan dan keluaran yang dibutuhkanNampak bahwa masukan ada 3 variabel yaitu temperatur (T), tekanan (P), kelembaban(D) dan 1 variabel keluaran yaitu kondisi alarm untuk sistem alarm. Sehinggadibutuhkan 3 sensor sebagai masukan untuk mendeteksi keadaan 3 variabel tersebut.Langkah 3: Mengimplementasikan ide ke dalam tabel kebenaranDimisalkan tabel kebenaran untuk sensor yaitu:a). Y 0 yang berarti alarm diam.b). Y 1 yang berarti alarm menyala.Teknik Elektro UAD RELiF Corp.1
TEKNIK DIGITALNilai Logika01 12 0C 12 0C 5 atm 5 atm 10 %10 %Kondisi sensorbekerjaTemperatur ( T )Tekanan ( P )Kelembaban ( D )Syarat agar alarm berbunyi:Kondisi Alarm(Y)1111Temperatur(T)0 12 C ( nilai 0 ) 12 0C ( nilai 0 )12 0C ( nilai 1 )12 0C ( nilai 1 )Tekanan(P) 5 atm ( nilai 0 )5 atm ( nilai 1 ) 5 atm ( nilai 0 )5 atm ( nilai 1 )Kelembaban(D)10 % ( nilai 1 ) 10 % ( nilai 0 )10 % ( nilai 1 ) 10 % ( nilai 0 )Selain kondisi di atas, nilai logika alarm ( Y ) adalah “0”, maka tabel kebenaran dapatdibuat untuk 3 variabel masukan dan 1 variabel keluaran.Tabel kebenaran:No.TPDAlarm ( Y )0000010011201013011041000510116110171110Langkah 4: Penyederhanaan fungsi alarmTPDTP1DDTP1TPTPPD11Y(T,P,D) P D P DPDLangkah 5: Implementasikan ke dalam rangkaian logikaPDBlok DiagramPAlat KendaliSuhu RuanganDTeknik Elektro UAD RELiF Corp.YProduksi2
TEKNIK DIGITAL Contoh 2: Perancangan fungsi matematik F(x) 3x 1 ; x {0,1,2,3}.Langkah 1: Penjabaran ideAkan dirancang sebuah fungsi matematik F(x) 3x 1, dengan nilai x dibatasi pada x 0, 1, 2, dan 3 saja, maka ide tersebut dapat dibuat dalam sebuah tabel sebagai berikut:x0123F (x)14710Langkah 2: Jumlah variabel masukan dan keluaran yang dibutuhkanNampak pada tabel bahwa nilai x dan F(x) menggunakan sistem bilangan desimal,karena itu dibutuhkan konversi sistem bilangan desimal ke sistem bilangan biner. Nilaimasukan x maksimum 3, dapat diwakili oleh 2 variabel biner x1 dan x2 (karena 22 4)sedangkan nilai keluaran F(x) maksimum 10 dapat diwakili oleh 4 variabel ABCD(karena 24 16 10), jadi 2 variabel masukan x1 dan x2 serta empat variabel keluaranABCD yang dibutuhkan.Langkah 3: Mengimplementasikan ide ke dalam tabel kebenaranBerdasarkan data pada kedua langkah di atas, maka dapat dibuat tabel kebenaran yangbaru, yaitu sebagai berikut:Desimalx0123Masukan Binerx1x200011011F(x)14710A0001Keluaran BinerBC00101101D1010Langkah 4: Penyederhanaan fungsiDalam bentuk SOP (setelah disederhanakan).A x1 x2 ;B x 1 x2 x1 x 2 ;C x1 x 2 x 1 x 2 ;D x 1 x 2 x1 x 2Langkah 5: Implementasi ke dalam rangkaian logikax1 x2Blok DiagramAx1 x2ABC DF(x) 3x 1Bx2ABCCDTeknik Elektro UAD RELiF Corp.x1D3
TEKNIK DIGITAL KomparatorKomparator adalah rangkaian logika yang berfungsi untuk membandingkan keadaanlogika input-inputnya.Jenis komparator biner terdiri dari:1). Non-Equality ComparatorRangkaian logika yang memberikan keadaan keluarannya tinggi jika keadaanmasukan-masukannya berbeda.Tabel Kebenaran:A B00110101X A B AB0110Berdasarkan tabel kebenaran dapat dibuat persamaan keluarannya:a). Bentuk SOP X A B A B atau X(A,B) m (1,2)b). Bentuk POS X (A B) ( A B ) atau X(A,B) M (0,3)Apabila dilakukan operasi komplemen ganda dan memberlakukan teorema deMorgan, maka dapat diperoleh suatu bentuk gerbang NAND dan NOR.a). Bentuk NAND didapat dengan cara sebagai berikut:X A B A B X AB AB X AB.ABb). Bentuk NOR didapat dengan cara sebagai berikut:X (A B) ( A B ) X (A B)(A B) X (A B) (A B)Rangkaian non-equality comparator dapat diimplementasikan pula dengan gerbangEX-OR, dengan persamaan logikanya X A BSimbolnya:AX A B ABB2). Equality ComparatorRangkaian logika yang memberikan keadaan keluarannya tinggi jika keadaanmasukan-masukannya sama.Tabel Kebenaran:A B00110101X AB A B1001Teknik Elektro UAD RELiF Corp.4
TEKNIK DIGITALBerdasarkan tabel kebenaran dapat dibuat persamaan keluarannya:a). Bentuk SOP X A B AB atau X(A,B) m (0,3)b). Bentuk POS X (A B ) ( A B) atau X(A,B) M (1,2)Apabila dilakukan operasi komplemen ganda dan memberlakukan teorema deMorgan, maka dapat diperoleh suatu bentuk gerbang NAND dan NOR.a). Bentuk NAND didapat dengan cara sebagai berikut:X A B AB X AB AB X AB.ABb). Bentuk NOR didapat dengan cara sebagai berikut:X (A B ) ( A B) X (A B)(A B) X (A B) (A B)Rangkaian equality comparator dapat diimplementasikan pula dengan gerbang EXNOR, dengan persamaan logikanya X A BSimbolnya:AX AB A BBABX AB A B Setengah Penambah (Half Adder)Setengah penambah (Half Adder) merupakan suatu rangkaian penambah biner 1-bitatau rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya (previouscarry) pada masukannya.Untuk merancang rangkaian Half Adder (HA) diperlukan tabel kebenaran penjumlahan1-bit, sebagai berikut:MasukanKeluaranPerlu diingat gerbang X-OR,AB A B C0 simpankeluarannya bernilai “1” bila0000jumlah logika bernilai “1” pada0110masukannya ganjil.10101101Berdasarkan tabel kebenaran dan gerbang X-OR, maka A B dan C0 AB.Rangkaian Half Adder dan blok diagramnya sebagai berikut:AAHalfAdderBC0Teknik Elektro UAD RELiF Corp.BC05
TEKNIK DIGITAL Penambah Penuh (Full Adder)Sekarang perhatikan persoalan penambah biner berikut:a)b)Pada contoh (a) masih bisa diselesaikan dengan HA untuk menambah biner. Tetapipada contoh (b), sudah tidak bisa diselesaikan dengan HA. Karena itu pula aturan lagikhususnya untuk hal 1 1 1. Hal ini menyatakan bahwa suatu HA tidak akan bekerjabila muncul keadaan bawaan masuk. Karena itu diperlukan rangkaian baru yangdisebut dengan Full Adder (penambah penuh). Rangkaian FA mempunyai tigamasukan yang ditambahkan dan dua keluaran yaitu dan Co seperti pada tabelkebenaran berikut:Tabel Kebenaran Full AdderA00001111MasukanBCin0001101100011011A B CnKeluaranCo 0010100110010111JawabSumkeluarKolom keluaran jumlah ( ) dapat ditulis sebagai berikut: ABCinCin bawaan masukKolom keluaran bawaan keluar Co disederhanakan dengan cara K-mapTeknik Elektro UAD RELiF Corp.6
TEKNIK DIGITALABABCin1Cin11AB1CinCinCo Rangkaian FA dan simbol Blok FA ditunjukkan oleh gambar di bawah ini menunjukanrangkaian FA yang dibuat dari dua buah HA.Rangkaian FASimbol Blok Rangkaian FARangkaian FA yang dibuat dari dua buah HA Penjumlahan ParalelPenambahan biner dapat dikerjakan dengan dua teknik yang berbeda. Yaitu dengancara menambah seri (HA dan FA) atau penambahan paralel (yang rangkaiannya akandibuat) perhatikan proses penambahan berikut:Teknik Elektro UAD RELiF Corp.7
TEKNIK DIGITAL Jadi semula A1 B1 1 dan bawaan keluar C01C01 menjadi bawaan masuk pada proses penambahan kedua C01 A2 B2 2 dan C02C02 menjadi bawaan masuk pada proses penambahan ketiga C03 A3 B3 3 dan C03C03 menjadi bawaan masuk pada proses penambahan keempat C03 A4 B4 4 dan C04C04 menjadi suatu overflow (luapan)Berdasarkan proses tersebut dapat dbuat rangkaian penambah parallel 4-bit yangdiilustrasikan pada gambar dibawah ini.Rangkaian penambah parallel 4-bitRangkaian ini menggunakan sebuah HA dan untuk melakukan perhitungan aritmatikmenstandarkan rangkaian dan untuk melakukan perhitungan aritmatik yang kompleks,rangkaian tersebut diperbaharui dengan menggunakan empat buah FA. Untuk membuatFA pertama beroperasi seperti HA, maka masukan Cin pada FA pertama dibumikan(logika O). rangkaian yang baru ini akan beroperasi secara tepat seperti model lama.Gambar berikutnya adalah rangkaian penambah parallel 4-bit yang baru yaitu yangterbuat dari empat buah FA.Rangkaian penambah parallel 4-bit mengunakan FA semuaTeknik Elektro UAD RELiF Corp.8
TEKNIK DIGITAL MultiplexerMultiplexer adalah rangkaian logika yang berfungsi untuk memilih salah satu datamasukan dari beberapa (n) data, guna dikirimkan dengan hanyamelalui satu saluran keluaran saja.Multiplexer disebut juga sebagai “DATA SELECTOR”, karena pemilihan informasidilakukan oleh selektor (1, 2, , n). Bila banyaknya selektor yang digunakan adalah nbuah, maka jumlah maksimal data yang akan dipilih adalah 2n buah.Blok diagram dari multiplexer sebagai berikut:D0D1Multiplexer D2nYSelektor 1 2nContoh: Pada multiplexer 4 to 1, untuk 4 data yang akan dipilih diperlukan 2 selektor,karena 22 4.Tabel kebenaran dan blok diagramnya sebagai dD0D0dddData yangterpilihYD0D1D2D3D0D1Multiplexer4 to 1YD2SelektorD3ABBerdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagaiberikut: Y A B D0 A B D1 A B D2 A B D3 , untuk implementasi rangkaianlogikanya adalah sebagai berikut:ABD0D1YD2D3Teknik Elektro UAD RELiF Corp.9
TEKNIK DIGITAL Multiplexer EnableJenis multiplexer ini mempunyai masukan enable yang berguna untuk mengatur kerjadari unit. Bila enable ( E ) 1, maka multiplexer bekerja normal. Bila enable ( E ) 0, maka multiplexer tidak bekerja.Cara kerja multiplexer ini nampak pada tabel kebenaran sebagai berikut:Enable SelektorE01111Ad0011Bd0101DataD3 D2 D1 D0d d d dd d d D0d d D1 dd D2 d dD3 d d dData yangterpilihY0D0D1D2D3D1D2D3EMultiplexerEnable4 to 1YSelektorABBerdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagaiberikut: Y A B E D0 A B E D1 A B E D2 A B E D3 , untuk implementasi rangkaianlogikanya adalah sebagai berikut:E A BD0D1YD2D3 DemultiplexerDemultiplexer adalah rangkaian logika yang berfungsi untuk menyalurkan satu databiner ke beberapa keluaran, tetapi hanya satu keluaran yangterpilih yang dapat menampung isi data tersebut.Demultiplexer merupakan kebalikan dari multiplexer.Teknik Elektro UAD RELiF Corp.10
TEKNIK DIGITALContoh: Pada demultiplexer 1 to 4.Tabel kebenaran dan blok diagramnya sebagai 2Y1000DD000Y0D000Demultiplexer4 to 1DY0Y1Y2SelektorY3ABBerdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagaiberikut: Y0 A B D , Y1 A B D , Y2 A B D , Y3 A B D untuk implementasirangkaian logikanya adalah sebagai berikut:A BDY0Y1Y2Y3 DekoderDekoder adalah rangkaian logika yang mengubah masukan kode n-bit ke m saluran,sehingga “keluaran yang diaktifkan” hanya satu. (2n m).Blok diagramnya sebagai berikut:A0A1n - masukanAnTeknik Elektro UAD RELiF Corp. Dekoder D0D1m – keluaran yangaktif hanya satuDm11
TEKNIK DIGITALContoh: Pada dekoder 2 to 4.Tabel kebenaran dan blok diagramnya sebagai 000D01000A0D0Dekoder2 to 4A1D1D2D3Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagaiberikut: D0 A1.A0 ; D1 A1.A0 ; D2 A1.A0 ; D3 A1.A0 untuk implementasirangkaian logikanya adalah sebagai berikut:A1 A0D0D1D2D3 Dekoder EnableDekoder enable adalah dekoder yang dilengkapi masukan enable yang berguna untukmengatur kerja dari dekoder. Bila enable ( E ) 1, maka dekoder diaktifkan. Bila enable ( E ) 0, maka dekoder tidak aktif.Contoh: Pada dekoder enable 2 to 4.Tabel kebenaran dan blok diagramnya sebagai berikut:MasukanE A1 ik Elektro UAD RELiF Corp.D001000A0A1ED0DekoderEnable2 to 4D1D2D312
TEKNIK DIGITALBerdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagaiberikut: D0 A1. A0 .E ; D1 A1. A0 .E ; D2 A1. A0 .E ; D3 A1. A0 .E , implementasirangkaian logikanya adalah sebagai berikut:A1 A0ED0D1D2D3 Gabungan Beberapa DekoderBeberapa dekoder dapat digabung sehingga menjadi dekoder baru yang mempunyaijumlah keluaran lebih besar. Penggabungan ini dapat dilakukan bila dekodernyamemiliki enable.Contoh: Pada sebuah dekoder 3 to 8, yang terbuat dari 2 buah dekoder 2 to 4.Untuk membuat dekoder 3 to 8 diperlukan 3 buah masukan, maka tabel kebenarannyasebagai berikut:A2 A1 A0000001010011100101110111 EnkoderEnkoder adalahA2 A1 A0DekoderA2 0E1DekoderA2 1E2D0D1D2D3D4D5D6D7rangkaian logika yang menerima “n” masukan dan m keluaran,sehingga “hanya satu masukan saja yang diaktifkan” pada setiapsaat hanya satu. (2n m).Teknik Elektro UAD RELiF Corp.13
TEKNIK DIGITALBlok diagramnya sebagai berikut:n – masukanhanya satu sajayang boleh aktifA0A1 An EnkoderD0D1m – keluaranDmContoh: Pada enkoder 4 to 2.Tabel kebenaran dan blok diagramnya sebagai berikut:MasukanA3 A2 A10 0 00 0 10 1 01 0 0A01000KeluaranD1D000011011A0D0A1Enkoder4 to 2A2D1A3Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagaiberikut: D0 A1 A3 dan D1 A2 A3, untuk implementasi rangkaian logikanya adalahsebagai berikut:A3 A2 A1 A0D0D1 DriverRangkaian driver adalah rangkaian yang mengubah dari sebuah kode (kode BCD,kode Gray, kode Biner atau yang lainnya) ke sebuah kode 7segment.Kode 7-segment adalah suatu kode yang terdiri dari 7 ruas berupa Led yang dirangkaiuntuk dapat digunakan sebagai peraga bilangan desimal.Gambar dan penamaan setiap ruas dari kode 7-segment.AFBGECDTeknik Elektro UAD RELiF Corp.14
TEKNIK DIGITALa) Sebagai peraga bilangan 1,Led yang menyala : B, Cb) Sebagai peraga bilangan 2,Led yang menyala : A, B, D, E, GAFABFGECEDd) Sebagai peraga bilangan 4,Led yang menyala : B, C, F, GAABFGEEDf) Sebagai peraga bilangan 6,Led yang menyala : C, D, E, F, GAABFGEDCDg) Sebagai peraga bilangan 7,Led yang menyala : A, B, Ch) Sebagai peraga bilangan 8,Led yang menyala : A, B,C, D, E, F, GAABFGEBGCFCDe) Sebagai peraga bilangan 5,Led yang menyala : A, C, D, F, GEBGCFCDc) Sebagai peraga bilangan 3,Led yang menyala : A, B, C, D, GFBGBGCDi) Sebagai peraga bilangan 9,Led yang menyala : A, B, C, D, F, GTeknik Elektro UAD RELiF Corp.ECDj) Sebagai peraga bilangan 0,Led yang menyala : A, B,C, D, E, F15
TEKNIK DIGITALAAFFBGECEDCDTabel kode Gray ke kode 7-segmentDesGrayN A B C D a b00 0 0 0 1 110 0 0 1 0 120 0 1 1 1 130 0 1 0 1 140 1 1 0 0 150 1 1 1 1 060 1 0 1 0 070 1 0 0 1 181 1 0 0 1 191 1 0 1 1 110 1 1 1 1 1 111 1 1 1 0 0 012 1 0 1 0 1 113 1 0 1 1 1 114 1 0 0 1 0 115 1 0 0 0 1 07-Segmentc d e1 1 11 0 00 1 11 1 01 0 01 1 01 1 11 0 01 1 11 0 01 1 11 1 00 1 11 1 01 0 01 1 0f1000111011100011Tabel kode Biner ke kode 7-segmentg0011111011001111Tabel kode Excess-3 ke kode 7-segmentDesExcess-3N A B C D00 0 1 110 1 0 020 1 0 130 1 1 040 1 1 151 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0BGa1011010111b11111001117-Segmentc d e1 1 11 0 00 1 11 1 01 0 01 1 01 1 11 0 01 1 11 0 inerA B C D a b0 0 0 0 1 10 0 0 1 0 10 0 1 0 1 10 0 1 1 1 10 1 0 0 0 10 1 0 1 1 00 1 1 0 0 00 1 1 1 1 11 0 0 0 1 11 0 0 1 1 11 0 1 0 1 11 0 1 1 0 01 1 0 0 1 11 1 0 1 1 11 1 1 0 0 11 1 1 1 1 07-Segmentc d e1 1 11 0 00 1 11 1 01 0 01 1 01 1 11 0 01 1 11 0 01 1 11 1 00 1 11 1 01 0 01 1 0f1000111011100011g0011111011001111Tabel kode BCD ke kode 7-segmentDesN0123456789BCDA B C D a b0 0 0 0 1 10 0 0 1 0 10 0 1 0 1 10 0 1 1 1 10 1 0 0 0 10 1 0 1 1 00 1 1 0 0 00 1 1 1 1 11 0 0 0 1 11 0 0 1 1 17-Segmentc d e1 1 11 0 00 1 11 1 01 0 01 1 01 1 11 0 01 1 11 0 0f1000111011g0011111011Contoh:1. Pengubahan kode Excess-3 ke kode 7-segmentBerdasarkan tabel kode Excess-3 ke kode 7-segment di atas, maka dapat dibuat petaKarnaugh dan persamaan Boolean- nya sebagai berikut:Teknik Elektro UAD RELiF Corp.16
TEKNIK DIGITALFungsi a : A DABBC C D BC DABABABABCDd011CDd1dCD10CDd1CDFungsi c : A DCDFungsi f : A C C DABFungsi g : B C C DABBC DABFungsi e : B D C DABCDFungsi d : B D C D B CDABCDABABABCDFungsi b : B C2. Pengubahan kode BCD ke kode 7-segmentBerdasarkan tabel kode BCD ke kode 7-segment di atas, maka dapat dibuat petaKarnaugh dan persamaan Boolean- nya sebagai berikut:Teknik Elektro UAD RELiF Corp.17
TEKNIK DIGITALFungsi a : A B D C D B DABFungsi b : B C D C DABABABABCD10d1CD01dCD11CD10CDFungsi c : B CABABABABABCD11d11CD10d1ddCD11ddddCD10ddFungsi d : B CDABABABABCD11d1CD11dCD11CD01CDFungsi e : C DABABABCD10d11CD01d0ddCD10ddddCD11ddCDFungsi f : A B CBDABABCD10d1CD00dCD00CD11ABBD CDABABABABCD11d10CD01d1ddCD00ddddCD01ddFungsi g : A C D B CABBC DABABCDBCABABABABCD01d1CD01d1CD10ddCD11ddCDABCD BDABABCDABCD KonverterKonverter adalah rangkaian yang mengubah dari suatu kode ke kode yang lainnya.Contoh pengubahan kode Biner ke kode Gray.Teknik Elektro UAD RELiF Corp.18
BD0TEKNIK DIGITALTabel kebenaran :DesBinerGrayN A B C D W X Y Z00 0 0 0 0 0 0 010 0 0 1 0 0 0 120 0 1 0 0 0 1 130 0 1 1 0 0 1 040 1 0 0 0 1 1 050 1 0 1 0 1 1 160 1 1 0 0 1 0 170 1 1 1 0 1 0 081 0 0 0 1 1 0 091 0 0 1 1 1 0 110 1 0 1 0 1 1 1 111 1 0 1 1 1 1 1 012 1 1 0 0 1 0 1 013 1 1 0 1 1 0 1 114 1 1 1 0 1 0 0 115 1 1 1 1 1 0 0 0Berdasarkan tabel pengubahan kode Biner ke kode Gray di atas, maka dapat dibuatpeta Karnaugh dan persamaan Boolean- nya sebagai berikut:Fungsi W : AABFungsi X : A B A B atau dapat ditulis A 111CD010111CD0101Fungsi Y : B C B C atau B CABFungsi Z : C D C D atau C DABABABABCD0110CD011CD10CD10CDTeknik Elektro UAD RELiF 19
Teknik Elektro UAD RELiF Corp. 3 Contoh 2: Perancangan fungsi matematik F(x) 3x 1 ; x {0,1,2,3}. Langkah 1: Penjabaran ide Akan dirancang sebuah fungsi matematik F(x) 3x 1, dengan nilai x dibatasi pada x 0, 1, 2, dan 3 saja, maka ide tersebut dapat dibuat dal
Rangkaian Flip Flop (FF) Flipflop adalah rangkaian utama dalam logika sequensial. Counter, Register, Memory, serta rangkaian sequensial lainnya disusun dengan menggunakan flipflop sebagai komponen utama. Flipflop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu
Analisis dan sintesa rangkaian kombinasional Komponen dasar: enkoder, dekoder, multiplekser Aritmatika digital Latch, flip-flop, rangkaian sekuensial Analisis dan sintesa rangkaian sekuensial Komponen pembentuk prosesor Organisasi komputer 7 8/25/2016 Materi 12-S-8 3 DCH1B3 – Konfigurasi Perangkat Keras Komputer 1.
“Rangkaian Digital Mesin Penjual Kopi” merupakan rangkaian digital yang dirancang untuk membuat vending machine yang dapat mengeluarkan 3 pilihan kopi, yaitu kopi dengan rasa “original”, “vanilla” dan “cappucino” dengan memasukkan uang Rp.5000,-. Rangkaian ini dirancang menggunakan gerbang logika dan D flip-flop
Listrik dinamis : listrik yang bersifat aktif yang biasa dimanfaatkan pada rangkaian kelistrikan Tegangan sumber ; tegangan yang ada pada sumber listrik seperti yang ada pada baterai. Rangkaian terbuka (open circuit): rangkaian kelistrikan dimana system tidak dapat bekerja akibat adanya pemutusan pengaliran arus listrik di dalam rangkaian.
Perancangan, Simulasi dan Analisis Harmonisa Rangkaian Inverter Satu Fasa Faizal Arya Samman 1, Rizkiyanti Ahmad 2, Mutiah Mustafa 3 Abstract — This paper presents the design, simulation and harmonic analysis of a one-phase inverter circuit. The impacts of the used
D Flip Flop. Seperti yang diketahui, flip-flop (Bistable Multivibrator) dalah suatu rangkaian sel biner yang memiliki dua buah output yang saling berkebalikan keadaannya (0 atau 1). Di dalam FPGA, terdapat sebuah jenis flip-flop yaitu D flip-flop atau Data flip flop. Rangkaian D flip-flop ini berfungsi sebagai rangkaian
3.41, -4.37, 2.52, -0.55. Penerapan rangkaian filter memerlukan 8 komponen D Flip-Flop, 6 komponen multiplier, 6 komponen adder, dan 2 komponen divider.Komponen-komponen penyusun rangkaian filter diprogram menggunakan Xilinx-Ise 8.1i. Sinyal masukan dan keluaran rangkaian filter disimulasikan menggunakan perangkat lunak ModelSim 6.1b.
New Jersey Student Learning Standards for English Language Arts . Page 1 of 12. Grade 4 . The standards define general, cross-disciplinary literacy expectations that must be met for students to be prepared to enter college and workforce training programs ready to succeed. The K–12 grade-specific standards define end-of-year expectations and a cumulative progression designed to enable .
