Electrónica Digital Tema 2 - UPM
Electrónica DigitalTema 2Dispositivos Lógicos Programables(PLD)Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables Introducción.Dispositivos Lógicos Programables Sencillos.Dispositivos Lógicos Programables Complejos.FPGAs.PLDs con Procesadores Empotrados. Softcores. Consideraciones para la elección de un PLD. Tabla comparativa. Ejemplo de sistema: tarjeta PRINCE.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables. Introducción Los PLDs son dispositivos electrónicos digitalescuya funcionalidad puede ser programada por elusuario. El modo en que las funciones lógicas deseadasse materializan en el dispositivo depende de laestructura interna del mismo. Son componentes disponibles comercialmente yconfigurables directamente por el usuario.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables. Introducción Materialización de funciones lógicas:– Estructuras AND-OR.– Multiplexores.– Memorias RAM. Además incluyen otros elementos:– Flip-flops.– Memorias.– .Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónEstructuras AND-OR– Materialización de funciones como suma deproductos (minitérminos).– Permiten configurar un número limitado deminitérminos que se suman en una OR lógica.– Se suelen conocer con el acrónimo PAL(Programmable Array Logic).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónEstructuras AND-OREntradas.Conexión Programable– Arquitectura:Dpto. de Sistemas Electrónicos y de Control. UPM.Salida.Curso 2010-2011
Dispositivos Lógicos Programables. IntroducciónEstructuras AND-OR– Otras simbologías:EntradasSalidaDpto. de Sistemas Electrónicos y de Control. UPMArrayANDprogramablenSalidaCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónMultiplexores– Otra forma de materializar funciones lógicas.– No suele emplearse en PLD sencillos.– Arquitectura:SalidaEntradasDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónMemorias– Almacenamiento en una memoria RAM de la tablade verdad de una función combinacional.– No suele emplearse en PLD sencillos.– Se les denomina look-up tables (LUT).nDireccionesEntradasMemoriaSalidasDatosDpto. de Sistemas Electrónicos y de Control. UPMmCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónMemorias– Ejemplo: Memoria de 4 1 bit.Memoria000011101110AEntradasBDpto. de Sistemas Electrónicos y de Control. UPMF A BSalidaCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónCaracterísticas de los PLDs– Velocidad: Mayor que series estándar; menor que ASICs. Tiempos de LUT FF inferiores a 1ns.– Densidad de Integración: Menor que ASICs. Hasta 10 Mpuertas Memoria HW específico(multiplicadores, procesadores, etc.).– Coste de Desarrollo: Mucho menor que ASICs.– Prototipado y Verificación: Más sencillos que en ASICs. Configuración (RAM o Flash) in-system.– Modificación de diseños: Sencilla.– Coste: Depende del volumen. Parámetro /puerta cada vez menor.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónFuerte competencia comercial multitud de siglas:– PLD: Programmable Logic Device.– PLA: Programmable Logic Array.– PAL: Programmable Array Logic.– GAL: Generic Array Logic.– CPLD: Complex PLD.– EPLD: Erasable PLD.– HCPLD: High Complexity PLD.– LCA: Logic Cell Array.– FPGA: Field Programmable Gate Array.Dpto. de Sistemas Electrónicos y de Control. UPM.etcCurso 2010-2011
Dispositivos Lógicos Programables. IntroducciónClasificación: Arquitecturas PAL.– PLD complejos: Agrupación de los anteriores en un único chip.– FPGAs: Look-up tables o multiplexores.– PLD con procesadores empotrados: FPGAs más hardware específico (multiplicadores,microprocesadores de propósito general, DSP,interfaces,.).Dpto. de Sistemas Electrónicos y de Control. UPMMayor densidad de integración– PLD sencillos:Curso 2010-2011
Dispositivos Lógicos Programables. IntroducciónConfiguración de los dispositivos:– Configuración no volátil: EPROM, EEPROM (Floating Gate Programming Technology). PROM (Antifuse Programming Technology).– Configuración volátil: Memoria RAM.– Modos de Configuración: Separando el circuito de la tarjeta (dispositivos antiguos o muysencillos). Programación en el sistema (In System Programmability, ISP).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables sencillosPALCE22V10: Diagrama de bloques.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables sencillosPALCE22V10: Detalle de la Macrocelda de salida.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables sencillosPALCE22V10: Posibles configuraciones de salida.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables ComplejosElementos constitutivos– Bloques lógicos. Permiten la materialización de las funciones lógicas. Típicamente son estructuras PAL y flip-flops.– Bloques de entrada/salida. Asociados a los pines del dispositivo. Permiten diversas configuraciones: entrada, salida,bidireccional, registrada, no registrada, etc.– Recursos de interconexión. Permiten la conexión entre bloques de los descritosanteriormente. Introducen retardo.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables ComplejosFamilia MAX3000A: Diagrama de bloques.Bloque LógicoBloque E/SInterconexiónDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables ComplejosFamilia MAX3000A: Bloque Lógico (Macrocell).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables ComplejosFamilia MAX3000A: Recursos de interconexión (PIA).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables ComplejosFamilia MAX3000A: Bloque de entrada/salidaDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dispositivos Lógicos Programables ComplejosFamilia MAX3000A: Características de algunoselementos de la familia:EPM3032A . EPM3128A . EPM3512APuertasMacrocellsLABsPines I/OFCNT6002.50010.0003212851228323698208227’3 MHz192’3 MHz116’3 MHzDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsElementos constitutivos.– Bloques lógicos. Permiten la materialización de las funciones lógicas. Habitualmente son LUT (o multiplexores) y flip-flops.– Bloques de entrada/salida. Asociados a los pines del dispositivo. Diversas configuraciones. Control de slew-rate, salidas open-drain, PCI, multitensión.– Memoria. Bloques de memoria RAM utilizable como tal (simple o doblepuerto), o como ROMs o FIFOs, o para materializar funcioneslógicas.– Recursos de interconexión.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Diagrama de bloques.Bloque LógicoMemoriasBloque E/SInterconexiónDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Bloque Lógico (Logic Array Block).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Bloque Lógico (Logic Element, LE).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K:Bloque de E/S(IOE).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Memoria (Embedded Array Block, EAB).– Bloques de RAM que admiten diversas configuraciones yconexionesDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Recursos de Interconexión (FastTrack)Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Modos de Configuración.SerieParaleloActivoPasivo(bajo control del FPGA)(bajo control exterior) EEPROM serieexterna Cable de configuración Microprocesador externo EEPROM serie externa EEPROM paraleloexterna EEPROM paraleloexterna Microprocesador externoDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Configuración JTAG.TMS, TCKTDIConector JTAGTDOTDIFLASHTDOTDIFPGATDODpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Configuración JTAG.VccRConfiguraciónFPGA #1Dpto. de Sistemas Electrónicos y de Control. UPMFPGA #2.FPGA #nCurso 2010-2011
FPGAsFamilia FLEX10K: Tensiones de Alimentación.– Subfamilias FLEX10K. FLEX 10KE (2.5 V). FLEX 10KA (3.3 V). FLEX 10K (5.0 V).– Pines de Vcc y GND diferentes para Núcleo (VCCINT) yEntrada/Salida (VCCIO).– Tensiones de alimentación diferentes para Núcleo yEntrada/Salida.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Tensiones de Alimentación.– Tolerancia a otros niveles de tensión.VCCINTVCCIOEntradasSalidas5.05.03.3 ó 5.05.05.03.33.3 ó 5.03.3 ó 5.03.33.32.5, 3.3, ó 5.03.3 ó 5.03.32.52.5, 3.3, ó 5.02.52.52.52.5, 3.3, ó 5.02.52.53.32.5, 3.3, ó 5.02.5, 3.3, ó 5.0FLEX 10KFLEX 10KAFLEX 10KEDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia FLEX10K: Características de algunoselementos de la 2.160LABs721.520EABs3 (6.144 bits)20 (40.960 bits)150470LEsPines I/ODpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsTendencias:––––––Mayor densidad de integración (lógica y pines).Interfaces: LVDS, LVTTL, LVCMOS, PCI, etc.Disminución de la tensión de alimentación.Multiplicadores Hardware.PLLs.Más flexibilidad en el manejo y la distribución de relojes.Modos de power down.– Líneas de retardo programables– Más memoria.– Mayor velocidad.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Cyclone II: recursosCyclone-IILEsM4K RAM blocks(4Kbits 512 bits de paridad)RAM bitsMultiplicadoresPLLsPines I/ODpto. de Sistemas Electrónicos y de Control. 5024158622Curso 2010-2011
FPGAsFamilia Cyclone II: diagrama de bloquesDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Cyclone II: logic element (LE) en modo normalDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Cyclone II: logic element (LE) en modo aritméticoDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Cyclone II: distribución de relojDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Stratix II: 600179.400M512 RAM blocks512 bits104930M4K RAM blocks4K s (equiv)M-RAM blocks512 K bitsRAM bits (total)Bloques DSP/ MultiplicadoresPLLsPines I/ODpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Stratix II: diagrama de bloquesDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Stratix II: adaptative logic modules (ALMs)Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Stratix II: ALM en modo normal para funcionesde 6 entradasDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Stratix II: ALM en modo aritméticoDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Stratix II: distribución de relojDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Virtex 4: 3 subfamilias– LX, optimizada para aplicaciones lógicas– SX, optimizada para aplicaciones de procesado digital de laseñal .– FX, optimizada para sistemas embebidos.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
FPGAsFamilia Virtex 4: recursosVirtex 4CLBsRAM blocks18 KbitsRAM bits (total)Bloques DSPDCMsPines I/ODpto. de Sistemas Electrónicos y de Control. UPMXC4VLX15. 0960Curso 2010-2011
PLDs con procesadores empotradosElementos constitutivos.– FPGA: Bloques lógicos.Bloques de entrada/salida.Memoria.Recursos de interconexión.Multiplicadores y Acumuladores para Procesado Digital – Microprocesador y Periféricos.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
PLDs con procesadores empotradosFamilia Virtex 4 FX– 1 ó 2 Power PC 405 cores Arquitectura Harvard de 32 bits. Caches de 16 KB integradas para instrucciones y datos. Interfaz eficiente con los bloques de RAM del FPGA.– 2 ó 4 EMAC cores 10/100/1000 Mb/s– RocketIO Transceiver 8-24 canales 622Mb/s-6.5 Gb/s.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
PLDs con procesadores empotradosSoft cores: MicroBlaze– IP de Xilinx– Cores de los periféricosmás comunes– Herramientas de desarrolloGNU– Varios RTOSDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
PLDs con procesadores empotradosSoft cores: NIOS II– IP de Altera– Cores de los periféricosmás comunes– Entorno de desarrollo– Varios RTOSDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Consideraciones para la elección de un PLDComplejidad del diseño:– Area. Número de puertas y flip-flops. RAM integrada. Otros recursos (triestado internos, multiplicadores, etc.).– Velocidad. Frecuencia de reloj. Retardo de bloque lógico y de conexionado. Tipo de funciones (nº de variables y nº de minitérminos).– Número de entradas y salidas. Entradas o salidas especiales (open-drain, PCI, LVDS .).Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Consideraciones para la elección de un PLDCaracterísticas de sistema:– Tipo de encapsulado. Accesibilidad a los pines (test). Precio.– Configuración. Fuera del sistema o in system (requiere conector). No volátil o volátil (precisa, además, elemento deconfiguración).– Tensiones de alimentación. Reguladores para obtenerlas. Compatibilidad con otros circuitos del sistema.Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Consideraciones para la elección de un PLDOtros aspectos:– Herramientas de desarrollo. Disponibilidad (precio). Prestaciones y calidad.– Disponibilidad de IPs.– PRECIO.!Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Precios Dispositivos Lógicos ProgramablesDispositivoFamiliaEPF10K30Flex 10KEPM3032LEsRAM(bits)DSP blocks /MultipliersPines deE/S deusuarioPrecio(USD)1.72812.288-246-Max 3000A42 (eq)--341.2-2.4EPM3512Max 3000A666 e20.060294.912-30165.7-98.7EP2C5Cyclone II4.608119.808- / 1315012.8-17.9EP2C70Cyclone II68.4161.152.000- / 150622235-307EP1S10Stratix10.570920.4486 / 48426190-350EP1S80Stratix79.0407.427.52022 / 1761.2384.9807.195EP2S15Stratix II15.600 (eq)419.32812 / 48366190-265EP2S180Stratix II179.400 (eq)9.383.04096 / 3841.1706.1359.350Dpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
EjemplosDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
EjemplosDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
EjemplosDpto. de Sistemas Electrónicos y de Control. UPMCurso 2010-2011
Dpto. de Sistemas Electrónicos y de Control. UPM Curso 2010-2011 Electrónica Digital Tema 2 Dispositivos Lógicos Programables (PLD)
Contenido del curso Tema 1. Sistemas de Producción Lechera en México Tema 2. Características de la raza Holstein Tema 3. Crianza de reemplazos Tema 4. Manejo reproductivo del ganado lechero Tema 5. Alimentación del ganado lechero Tema 6. Manejo sanitario del ganado lechero Tema 7. Producción de leche Tema 8. Construcciones y equipo
Tema 2 Estructura electr nica del tomo Parte II Bibliograf a: Petrucci, temas 2 y 9 . L a sreg l cu n tiqd b o m!L a sf or m delb it c,py A l f i n a l d e l t e m d e b e s e n t e n d e r l s i g u i e n t e: . ciertos par metros que son los n meros cu nticos: "R(r) ! l , n "#( )!ml,l
sismologÍa e ingenierÍa sÍsmica tema 6: modelos sobre el comportamiento de fallas activas. tema 7: paleosismicidad. tema 8: movimiento sÍsmicos del suelo: dominio temporal y frecuencial. tema 9: peligrosidad sÍsmica y efectos locales. tema 10: vulnerabilidad y riesgo sÍsmico. tema 11: sismometrÍa
COMISIÓN DE INGENIER A MEC NICA PERFIL DEL PROFESIONAL EN INGENIER A MEC NICA COLEGIO CIEMI PROFESIÓN INGENIER A MEC NICA MANTENIMIENTO UNIDADES DE COMPETENCIA 2.1 Diseæar, dirigir, implementar y controlar el plan general de mantenimiento de los recursos (facilidades) y maquinaria pa
National Interscholastic Cycling Association 7/30/09 NICA Exposure Snapshot 750,00 Impressions NorCal League Website Home Page. NICA Online Impressions - 85,000 (37,000 unique visitors)
INTRODUCCIÓN AL HOME STUDIO 2. SOFTWARE DE AUDIO (PROTOOLS) TEMA 1: INTERFACE TEMA 2: COMANDOS TEMA 3: CONFIGURACIÓN DE SESIÓN TEMA 4: EDICIÓN I 3. PROCESAMIENTO Y MIDI TEMA 1: PRINCIPIOS DEL AUDIO Y PLUGINS - Ecualización - Dinámica - Efectos TEMA 2: INSTRUMENTOS VIRTUALES - Instrumentos orgánicos - Instrumentos sintéticos 4 .
Tema 4: Espiritualidad filial, Providencia, abandono en el Padre. Tema 5: La espiritualidad se funda en Cristo. Tema 6: Espiritualidad para un mundo necesitado, esperanza. Tema 7: Espiritualidad es fidelidad a la Palabra de Dios Tema 8: Pedagogía del Espíritu en la liturgia. Tema 9: Donde está la Iglesia allí está el Espíritu de Dios.
presentación y análisis de la información del RNCP en el hospital Tema 3. El Manual de Procedimientos Tema 4. Métodos para controlar la calidad de los registros de cáncer Tema 5. La confidencialidad Tema 6. Generalidades sobre la Clasificación y codificación (CIE-O 3ra Edición).
